欧美激情网,国产欧美亚洲高清,欧美屁股xxxxx,欧美群妇大交群,欧美人与物ⅴideos另类,区二区三区在线 | 欧洲

      DDR2 與 DDR 的區(qū)別：
      在了解 DDR2 內(nèi)存諸多新技術(shù)前，先讓我們看一組 DDR 和 DDR2 技術(shù)對比的數(shù)據(jù)。
      1、延遲問題：
       從上表可以看出，在同等核心頻率下，DDR2 的實(shí)際工作頻 率是 DDR 的兩倍。這得益于 DDR2 內(nèi)存擁有兩倍于標(biāo)準(zhǔn) DDR
內(nèi)存的 4BIT 預(yù)讀取能力。換句話說，雖然 DDR2 和 DDR 一樣， 都采用了在時鐘的上升延和下降延同時進(jìn)行數(shù)據(jù)傳輸?shù)幕�本�?
式，但 DDR2 擁有兩倍于 DDR 的預(yù)讀取系統(tǒng)命令數(shù)據(jù)的能力。 也就是說，在同樣 100MHz 的工作頻率下，DDR 的實(shí)際頻率為
200MHz，而 DDR2 則可以達(dá)到 400MHz。
      這樣也就出現(xiàn)了另一個問題：在同等工作頻率的 DDR 和 DDR2 內(nèi)存中，后者的內(nèi)存延時要慢于前者。舉例來說，DDR200
和 DDR2-400 具有相同的延遲，而后者具有高一倍的帶寬。實(shí)際上，DDR2-400 和 DDR400 具有相同的帶寬，它們都是3.2GB/s ， 但 是  DDR400  的 核 心 工 作 頻 率 是  200MHz ， 而 DDR2-400 的核心工作頻率是 100MHz，也就是說 DDR2-400 的延遲要高于 DDR400。

    2、封裝和發(fā)熱量：
        DDR2 內(nèi)存技術(shù)最大的突破點(diǎn)其實(shí)不在于用戶們所認(rèn)為的兩 倍于 DDR 的傳輸能力，而是在采用更低發(fā)熱量、更低功耗的情 況下，DDR2 可以獲得更快的頻率提升，突破標(biāo)準(zhǔn) DDR 的 400MHZ 限制。
        DDR 內(nèi)存通常采用 TSOP 芯片封裝形式，這種封裝形式可以 很好的工作在 200MHz 上，當(dāng)頻率更高時，它過長的管腳就會產(chǎn)生很高的阻抗和寄生電容，這會影響它的穩(wěn)定性和頻率提升的難度。這也就是 DDR 的核心頻率很難突破 275MHZ 的原因。而DDR2 內(nèi)存均采用 FBGA 封裝形式。不同于目前廣泛應(yīng)用的TSOP 封裝形式，F(xiàn)BGA 封裝提供了更好的電氣性能與散熱性，為 DDR2 內(nèi)存的穩(wěn)定工作與未來頻率的發(fā)展提供了良好的保障。
       DDR2 內(nèi)存采用 1.8V 電壓，相對于 DDR 標(biāo)準(zhǔn)的 2.5V，降低了不少，從而提供了明顯的更小的功耗與更小的發(fā)熱量，這一
點(diǎn)的變化是意義重大的。

      DDR2 采用的新技術(shù)：
      除了以上所說的區(qū)別外，DDR2 還引入了三項(xiàng)新的技術(shù)，它 們是 OCD、ODT 和 Post CAS。
      OCD（Off-Chip Driver）：也就是所謂的離線驅(qū)動調(diào)整，DDR II 通過 OCD 可以提高信號的完整性。DDRII 通過調(diào)整上拉（pull-up）/下拉（pull-down）的電阻值使兩者電壓相等。使用 OCD 通過減少 DQ-DQS 的傾斜來提高信號的完整性；通過控制電壓來提高信號品質(zhì)。
       ODT：ODT 是內(nèi)建核心的終結(jié)電阻器。我們知道 使用 DDR，SDRAM 的主板上面為了防止數(shù)據(jù)線終端反射信號 需要大量的終結(jié)電阻。它大大增加了主板的制造成本。實(shí)際上，不同的內(nèi)存模組對終結(jié)電路的要求是不一樣的，終結(jié)電阻的大小決定了數(shù)據(jù)線的信號比和反射率，終結(jié)電阻小則數(shù)據(jù)線信號反射低但是信噪比也較低；終結(jié)電阻高，則數(shù)據(jù)線的信噪比高，但是信號反射也會增加。因此主板上的終結(jié)電阻并不能非常好的匹配內(nèi)存模組，還會在一定程度上影響信號品質(zhì)。DDR2 可以根據(jù)自已的特點(diǎn)內(nèi)建合適的終結(jié)電阻，這樣可以保證最佳的信號波形。使用 DDR2 不但可以降低主板成本，還得到了最佳的信號品質(zhì)，這是 DDR 不能比擬的。

        Post CAS：它是為了提高 DDR II 內(nèi)存的利用效率而設(shè)定的。在 PostCAS 操作中，CAS 信號（讀寫/命令）能夠被插到RAS 信號后面的一個時鐘周期，CAS 命令可以在附加延遲 （Additive Latency）后面保持有效。原來的 tRCD（RAS 到CAS 和延遲）被 AL（Additive Latency）所取代，AL 可以在 0，1，2，3，4 中進(jìn) 行設(shè)置。由于 CAS 信號放在了 RAS 信號后面一個時鐘周期，因此 ACT 和 CAS 信號永遠(yuǎn)也不會產(chǎn)生碰撞沖突。